nudt-compiler-cpp/presentation/presentation.md

---
marp: true
theme: default
size: 16:9
paginate: true
header: "SysY 编译器课程实验 — 并行编译优化"
footer: "程景愉 · 舒钰权 · 杨力嘉 | 实验验收汇报 | 2026.06.27"
style: |
  :root {
    --ink: #0f172a;
    --muted: #475569;
    --soft: #64748b;
    --line: rgba(15, 23, 42, 0.10);
    --blue: #2563eb;
    --cyan: #0891b2;
    --gold: #d97706;
    --paper: #fffdf8;
    --paper-blue: #f4f8ff;
  }

  section {
    position: relative;
    padding: 48px 64px 42px;
    font-family: 'Noto Sans CJK SC', 'Microsoft YaHei', sans-serif;
    font-size: 25px;
    line-height: 1.35;
    color: var(--ink);
    background:
      url('csc-logo.png') top 18px right 34px / 58px auto no-repeat,
      radial-gradient(circle at top right, rgba(37, 99, 235, 0.16), transparent 28%),
      radial-gradient(circle at bottom left, rgba(8, 145, 178, 0.12), transparent 24%),
      linear-gradient(135deg, var(--paper) 0%, #f9fbff 45%, var(--paper-blue) 100%);
  }

  section::before {
    content: "";
    position: absolute;
    inset: 22px;
    border: 1px solid var(--line);
    border-radius: 26px;
    pointer-events: none;
    z-index: 0;
  }

  section > * {
    position: relative;
    z-index: 1;
  }

  header,
  footer {
    color: #64748b;
    font-size: 13px;
    letter-spacing: 0.04em;
  }

  h1 {
    margin: 0 0 14px;
    font-family: 'Noto Serif CJK SC', 'STSong', serif;
    font-size: 52px;
    color: var(--ink);
    letter-spacing: -0.02em;
  }

  h2 {
    margin: 0 0 10px;
    font-size: 28px;
    color: var(--blue);
    font-weight: 700;
  }

  h3 {
    margin: 0 0 6px;
    font-size: 20px;
    color: var(--ink);
    font-weight: 700;
  }

  p, li {
    color: var(--muted);
  }

  strong {
    color: var(--blue);
    font-weight: 800;
  }

  code {
    font-size: 0.85em;
    color: #0f3c8a;
    background: rgba(37, 99, 235, 0.10);
    padding: 0.08em 0.35em;
    border-radius: 0.35em;
  }

  ul {
    margin: 0.25em 0 0;
  }

  li {
    margin: 0.16em 0;
  }

  section.cover {
    color: #e8eefc;
    background:
      url('csc-logo.png') top 18px right 34px / 65px auto no-repeat,
      radial-gradient(circle at top right, rgba(255, 255, 255, 0.14), transparent 24%),
      linear-gradient(135deg, #07111f 0%, #0f1f3d 42%, #1d4ed8 100%);
  }

  section.cover::before {
    border-color: rgba(255, 255, 255, 0.14);
  }

  section.cover header,
  section.cover footer,
  section.cover p,
  section.cover li,
  section.cover .muted,
  section.cover .eyebrow {
    color: rgba(232, 238, 252, 0.78);
  }

  section.cover h1,
  section.cover h2,
  section.cover h3,
  section.cover strong {
    color: #ffffff;
  }

  .eyebrow {
    font-size: 15px;
    font-weight: 700;
    letter-spacing: 0.16em;
    text-transform: uppercase;
    color: var(--soft);
    margin-bottom: 16px;
  }

  .lead {
    font-size: 18px;
    line-height: 1.45;
    margin-top: 6px;
    color: var(--muted);
  }

  .muted {
    color: var(--soft);
  }

  .chips {
    display: flex;
    gap: 10px;
    flex-wrap: wrap;
    margin-top: 18px;
  }

  .chip {
    display: inline-block;
    padding: 7px 14px;
    border-radius: 999px;
    border: 1px solid rgba(255, 255, 255, 0.16);
    background: rgba(255, 255, 255, 0.08);
    font-size: 15px;
    color: #eef4ff;
  }

  .cover-link,
  .cover-link code {
    color: #f8fbff !important;
    background: rgba(255, 255, 255, 0.10);
    border: 1px solid rgba(255, 255, 255, 0.14);
  }

  .grid-2,
  .grid-3,
  .grid-4,
  .timeline {
    display: grid;
    gap: 14px;
  }

  .grid-2 {
    grid-template-columns: 1fr 1fr;
  }

  .grid-3 {
    grid-template-columns: repeat(3, 1fr);
  }

  .grid-4,
  .timeline {
    grid-template-columns: repeat(4, 1fr);
  }

  .card {
    background: rgba(255, 255, 255, 0.72);
    border: 1px solid rgba(148, 163, 184, 0.18);
    border-radius: 20px;
    padding: 14px 18px;
    box-shadow: 0 16px 38px rgba(15, 23, 42, 0.06);
  }

  .card h3 {
    margin-bottom: 10px;
  }

  .card strong {
    color: var(--gold);
  }

  .accent {
    color: var(--blue);
    font-weight: 800;
  }

  .metric {
    font-size: 15px;
    color: var(--soft);
    margin-top: 8px;
  }

  .flow {
    display: grid;
    grid-template-columns: repeat(6, 1fr);
    gap: 8px;
    margin-top: 10px;
  }

  .flow-box {
    padding: 10px 6px;
    border-radius: 16px;
    text-align: center;
    background: rgba(37, 99, 235, 0.08);
    border: 1px solid rgba(37, 99, 235, 0.12);
    color: var(--ink);
    font-size: 15px;
    font-weight: 700;
  }

  .flow-box.dark {
    background: rgba(15, 23, 42, 0.88);
    color: #f8fbff;
    border-color: rgba(15, 23, 42, 0.9);
  }

  .arrow {
    text-align: center;
    color: var(--soft);
    font-size: 20px;
    align-self: center;
  }

  .stack {
    display: grid;
    grid-template-columns: 0.95fr 1.05fr;
    gap: 16px;
    margin-top: 8px;
  }

  .tech-list {
    display: grid;
    gap: 8px;
    margin-top: 4px;
  }

  .tech-item {
    border-radius: 16px;
    padding: 10px 14px;
    background: rgba(37, 99, 235, 0.06);
    border: 1px solid rgba(37, 99, 235, 0.10);
    font-size: 15px;
    line-height: 1.4;
    color: var(--muted);
  }

  .tech-item strong {
    display: inline-block;
    min-width: 5.2em;
    color: var(--ink);
  }

  .table {
    width: 100%;
    border-collapse: collapse;
    font-size: 15px;
  }

  .table th,
  .table td {
    border-bottom: 1px solid rgba(148, 163, 184, 0.22);
    padding: 6px 0;
    text-align: left;
    vertical-align: top;
  }

  .table th {
    color: var(--ink);
    font-weight: 700;
  }

  .mini {
    font-size: 14px;
    color: var(--soft);
  }

  .phase {
    background: rgba(255, 255, 255, 0.78);
    border: 1px solid rgba(148, 163, 184, 0.18);
    border-radius: 18px;
    padding: 14px;
    box-shadow: 0 12px 30px rgba(15, 23, 42, 0.05);
  }

  .phase .tag {
    display: inline-block;
    padding: 4px 8px;
    border-radius: 999px;
    background: rgba(37, 99, 235, 0.12);
    color: var(--blue);
    font-size: 12px;
    font-weight: 700;
    margin-bottom: 8px;
  }

  .role-tag {
    display: inline-block;
    padding: 4px 8px;
    border-radius: 999px;
    background: rgba(217, 119, 6, 0.10);
    color: var(--gold);
    font-size: 12px;
    font-weight: 700;
    margin-bottom: 6px;
  }

  .roles {
    display: grid;
    grid-template-columns: repeat(3, 1fr);
    gap: 14px;
    margin-top: 6px;
  }

  .role-card {
    background: rgba(255, 255, 255, 0.76);
    border: 1px solid rgba(148, 163, 184, 0.18);
    border-radius: 18px;
    padding: 14px 14px 12px;
    box-shadow: 0 12px 30px rgba(15, 23, 42, 0.05);
  }

  .role-card h3 {
    font-size: 18px;
    margin-bottom: 6px;
  }

  .role-card ul {
    margin-top: 0.15em;
    padding-left: 1.1em;
  }

  .role-card li {
    font-size: 14px;
    line-height: 1.4;
    margin: 0.12em 0;
  }

  .closing {
    display: grid;
    place-items: center;
    height: 78%;
    text-align: center;
  }

  .closing h1 {
    font-size: 64px;
    margin-bottom: 12px;
  }

  .closing p {
    font-size: 24px;
  }
---

<!-- _class: cover -->
<!-- _paginate: false -->

<div class="eyebrow">Parallel Compiler Construction</div>

# SysY 编译器课程实验
## 前端 · 中端优化 · 后端代码生成

<p class="lead">从 SysY 语言到 <strong>AArch64 汇编</strong>的完整编译器实现，涵盖<strong>语法分析、IR 生成、标量优化、寄存器分配与循环优化</strong>六大实验模块。</p>

<div class="chips">
  <span class="chip">Lab1–Lab6 全部完成</span>
  <span class="chip">11 项功能测试通过</span>
  <span class="chip">实验验收汇报</span>
</div>

<br />

小组成员：**程景愉** · **舒钰权** · **杨力嘉**

<p>仓库地址：<strong>https://bdgit.educoder.net/pw7hgk2xf/nudt-compiler-cpp</strong></p>

---

# 项目概述与实验目标

<div class="grid-3">
  <div class="card">
    <h3>完整的编译器流水线</h3>
    <p>实现从 <strong>SysY 源程序</strong>到 <strong>AArch64 汇编</strong>的完整编译流程，打通前端解析、中端优化与后端代码生成的全部环节。</p>
  </div>
  <div class="card">
    <h3>六阶段渐进式实验</h3>
    <p>按 Lab1–Lab6 逐步完成语法树构建、IR 生成、指令选择、标量优化、寄存器分配与循环优化，形成层次清晰的编译器架构。</p>
  </div>
  <div class="card">
    <h3>工程化协作实践</h3>
    <p>基于 Git 分支协作、CMake 构建系统、自动化测试脚本与 QEMU 模拟验证，完整复现工业级编译器开发流程。</p>
  </div>
</div>

<div class="flow">
  <div class="flow-box">Lab1<br/>语法树</div>
  <div class="flow-box">Lab2<br/>IR 生成</div>
  <div class="flow-box">Lab3<br/>汇编生成</div>
  <div class="flow-box">Lab4<br/>标量优化</div>
  <div class="flow-box">Lab5<br/>寄存器分配</div>
  <div class="flow-box dark">Lab6<br/>循环优化</div>
</div>

---

# 技术栈总览

<div class="stack">
  <div class="card">
    <h3>编译器架构</h3>
    <div class="tech-list">
      <div class="tech-item"><strong>前端</strong>ANTLR4 + Visitor 模式，词法/语法分析 → 语法树</div>
      <div class="tech-item"><strong>语义分析</strong>符号表 + 作用域栈 + 类型检查 + 名称绑定</div>
      <div class="tech-item"><strong>中端 IR</strong>LLVM 风格 SSA IR，含完整 use-def 链与 CFG</div>
      <div class="tech-item"><strong>中端优化</strong>Mem2Reg · ConstFold/Prop · CSE · DCE · CFGSimplify · LICM</div>
      <div class="tech-item"><strong>后端 MIR</strong>机器级中间表示 → 虚拟寄存器 → 物理寄存器</div>
      <div class="tech-item"><strong>后端优化</strong>窥孔优化 · 冗余消除 · 寄存器别名感知</div>
    </div>
  </div>
  <div class="card">
    <h3>工具链与验证</h3>
    <div class="tech-list">
      <div class="tech-item"><strong>构建</strong>CMake + C++17，parse-only / 全量两种模式</div>
      <div class="tech-item"><strong>IR 验证</strong>LLVM 工具链（llc + clang）编译运行比对</div>
      <div class="tech-item"><strong>汇编验证</strong>AArch64 交叉编译 + QEMU 用户态模拟</div>
      <div class="tech-item"><strong>目标平台</strong>ARM64 / AArch64（gcc-aarch64-linux-gnu）</div>
      <div class="tech-item"><strong>运行库</strong>自研 sylib.c，含 I/O、计时与浮点十六进制支持</div>
      <div class="tech-item"><strong>测试</strong>verify_ir.sh / verify_asm.sh 自动化回归脚本</div>
    </div>
  </div>
</div>

---

# Lab1：语法树构建 — 前端基石

<div class="grid-2">
  <div class="card">
    <h3>核心工作</h3>
    <ul>
      <li>基于 ANTLR4 扩展 <code>SysY.g4</code> 文法，覆盖完整 SysY 语言规范</li>
      <li>实现<strong>控制流语句</strong>（if-else / while / break / continue）</li>
      <li>支持<strong>表达式优先级</strong>、浮点数字面量、数组类型与函数参数</li>
      <li>通过 Visitor 模式遍历语法树，输出结构化语法树打印</li>
    </ul>
  </div>
  <div class="card">
    <h3>关键产出</h3>
    <ul>
      <li>完整的 SysY 词法/语法规则定义</li>
      <li>C++ Lexer/Parser 自动生成流程</li>
      <li><code>SyntaxTreePrinter</code> 语法树可视化</li>
      <li>parse-only 构建模式，快速迭代验证</li>
    </ul>
  </div>
</div>

<div class="card" style="margin-top:14px;">
  <h3>技术要点</h3>
  <p>ANTLR4 的 labeled alternative 写法直接影响 <code>SysYParser::*Context</code> 类型名与访问接口，为后续 sem/irgen 的 Visitor 适配奠定基础。扩展文法后必须同步调整语义分析与 IR 生成的 <code>visit*</code> 逻辑。</p>
</div>

---

# Lab2：中间表示生成 — IR 语义全覆盖

<div class="grid-2">
  <div class="card">
    <h3>IR 类型系统与指令扩展</h3>
    <ul>
      <li>扩展 IR 类型系统：<code>i32</code> / <code>float</code> / 数组 / 指针</li>
      <li>覆盖完整指令集：算术、比较、<strong>GEP 地址计算</strong>、类型转换（zext / sitofp / fptosi）</li>
      <li>支持 <strong>短路求值</strong>（&& / ||）与控制流（if-else / while）</li>
      <li>函数定义、调用与参数传递的 IR 生成</li>
    </ul>
  </div>
  <div class="card">
    <h3>关键难点突破</h3>
    <ul>
      <li><strong>编译期常量求值</strong>与运行时 IR 生成严格分离</li>
      <li>数组对象、数组形参（指针退化）、数组元素地址明确区分</li>
      <li>多维数组花括号初始化的聚合布局</li>
      <li>IR 打印格式对齐 LLVM 规范（SSA 命名、GEP、比较结果类型）</li>
    </ul>
  </div>
</div>

<p class="lead">成果：支持 <strong>int/float 常量表达式、多维数组、函数调用、短路求值、控制流</strong>，生成的 IR 通过 <code>llc</code> 编译与 <code>clang</code> 链接运行验证。</p>

---

# Lab3：指令选择与汇编生成 — AArch64 后端

<div class="grid-3">
  <div class="card">
    <h3>AArch64 指令覆盖</h3>
    <p>完整实现<strong>算术、比较、条件选择、分支跳转、函数调用、内存访存、浮点转换</strong>等核心指令子集，采用高可靠栈槽模型保证变量活跃期正确性。</p>
  </div>
  <div class="card">
    <h3>ABI 调用约定</h3>
    <p>完整实现前 8 个整型/指针参数及前 8 个浮点参数通过寄存器传递，返回值通过 <code>w0/x0/s0</code> 返回，支持多函数多基本块控制流。</p>
  </div>
  <div class="card">
    <h3>浮点位精确</h3>
    <p>浮点常量以 <code>.word &lt;bits&gt;</code> 二进制字面量输出，保证<strong>编译-汇编-运行全生命周期 100% 位一致</strong>，消除精度丢失问题。</p>
  </div>
</div>

<div class="card" style="margin-top:14px;">
  <h3>关键难点突破</h3>
  <p>解决<strong>双向迭代器/指针失效</strong>（vector 重配 → 野指针）、<strong>大栈帧寻址越界</strong>（ldur/stur 超出 [-256,255] 范围 → 寄存器偏移寻址回退）、<strong>参数指针二级间接</strong>等底层问题。重写 <code>sylib/sylib.c</code> 运行库，补齐全部 I/O 与十六进制浮点（<code>%a</code>）支持。</p>
</div>

---

# Lab4：基本标量优化 — SSA 中端核心

<div class="grid-2">
  <div class="card">
    <h3>支配树分析与 Mem2Reg</h3>
    <ul>
      <li>实现 <strong>Cooper-Harvey-Kennedy 迭代支配树算法</strong></li>
      <li>计算支配边界，在控制流汇合点插入 Phi 节点</li>
      <li>沿支配树 DFS 完成<strong>变量重命名</strong>，构建 SSA 形式</li>
      <li>消除 alloca/load/store 冗余内存访问</li>
    </ul>
  </div>
  <div class="card">
    <h3>优化 Pass 管线</h3>
    <ul>
      <li><strong>ConstFold</strong>：算术/比较/类型转换深度折叠与代数简化</li>
      <li><strong>ConstProp</strong>：常量传播 + 条件分支死目标剪枝</li>
      <li><strong>CSE</strong>：块内局部公共子表达式消除</li>
      <li><strong>DCE</strong>：Mark-and-Sweep 死代码删除</li>
      <li><strong>CFGSimplify</strong>：合并线性块、清理不可达代码</li>
    </ul>
  </div>
</div>

<div class="card" style="margin-top:14px;">
  <h3>Phi 节点降低到汇编</h3>
  <p>在栈槽后端正确处理 Phi 生命周期：控制流分叉块末尾生成<strong>条件拷贝（Condition Copy-Store）</strong>，函数头部预分配 Phi 槽位。修复指针截断（64→32 位）、GEP 参数二级指针解引用、ConstProp 后 Phi 残留清理等隐蔽缺陷。</p>
</div>

---

# Lab5：寄存器分配与后端优化 — 窥孔优化

<div class="grid-2">
  <div class="card">
    <h3>窥孔优化核心能力</h3>
    <ul>
      <li><strong>同名寄存器自移动消除</strong>：识别并删除 <code>mov w8, w8</code> 等无意义指令</li>
      <li><strong>冗余 Load-after-Store 消除</strong>：栈槽写入后紧跟同寄存器读取 → 直接复用</li>
      <li><strong>寄存器尺寸匹配</strong>：W/X 寄存器间 move 时动态适配尺寸</li>
    </ul>
  </div>
  <div class="card">
    <h3>寄存器别名感知</h3>
    <ul>
      <li>实现 <strong>NormalizeReg</strong>：X0–X28 → W0–W28 归一化映射</li>
      <li>所有别名冲突检测与消除基于归一化寄存器进行</li>
      <li><strong>隐式写寄存器追踪</strong>：浮点 MovImm 对 x8/w8 的副作用主动失效</li>
    </ul>
  </div>
</div>

<div class="card" style="margin-top:14px;">
  <h3>技术挑战</h3>
  <p>浮点常数加载（<code>adrp + ldr</code>）隐式占用通用寄存器 x8/w8，若窥孔器未感知会导致<strong>寄存器污染</strong>，引发浮点比较错误。解决方案：识别 MovImm 目标为浮点寄存器时，主动擦除 slot_to_reg 追踪中的 x8/w8 条目。</p>
</div>

---

# Lab6：并行与循环优化 — LICM

<div class="grid-2">
  <div class="card">
    <h3>自然循环识别</h3>
    <ul>
      <li>基于<strong>支配树</strong>扫描 CFG 回边（Back-edge）</li>
      <li>回边 B→H 若 H 支配 B，H 为循环头（Header）</li>
      <li>沿前驱方向 BFS 收集循环体全部基本块</li>
      <li>判定 Preheader（循环头在循环体外的唯一前驱）</li>
    </ul>
  </div>
  <div class="card">
    <h3>循环不变式外提（LICM）</h3>
    <ul>
      <li>不变性判定：操作数为<strong>常量、循环体外定义、或已判定为不变</strong></li>
      <li>覆盖算术、比较、类型转换（ZExt/SIToFP/FPToSI）、GEP 地址计算</li>
      <li>按数据流依赖<strong>保序外提</strong>到 Preheader 末尾（Terminator 之前）</li>
    </ul>
  </div>
</div>

<div class="card" style="margin-top:14px;">
  <h3>关键修复</h3>
  <p><strong>支配边界计算死循环漏洞</strong>：DCE/CFGSimplify 后可能产生从 Entry 不可达的死块，其 idom 为空或自环，导致 ComputeDF 的 while 循环无限挂起。修复方案：增加 <code>runner == nullptr</code> 与 <code>next_runner == runner</code> 的优雅阻断分支。</p>
</div>

---

# 近期攻坚：运算符优先级修正与后端内存优化

<div class="grid-3">
  <div class="card">
    <h3>运算符优先级与结合性修正</h3>
    <p>修正了 <code>SysY.g4</code> 中同级运算符分行写导致结合性错误的 ANTLR4 缺陷。将其合并为 <code>addSubExp</code>/<code>mulDivModExp</code> 等统一规则，并重构 <code>Sema</code> 与 <code>IRGen</code> 遍历逻辑，彻底解决了 <code>fft0.sy</code> 等复杂表达式的计算 Bug。</p>
  </div>
  <div class="card">
    <h3>大数组零初始化 memset 优化</h3>
    <p>针对大局部数组初始化生成的几十万条冗余 store 指令进行了优化。在中端 IR 生成阶段，改用运行时 <code>memset</code> 函数调用，消除了汇编代码膨胀，使编译时间缩短 99% 以上。</p>
  </div>
  <div class="card">
    <h3>后端死栈槽消除优化</h3>
    <p>在后端 <code>Peephole</code> 阶段新增了死栈槽分析。静态扫描发现从未被 load 或取地址的冗余 Store 槽位，直接予以删除，进一步缩减了栈帧空间并精简了指令流。</p>
  </div>
</div>

<p class="lead">通过这几次的系统性优化与缺陷修复，编译器在<strong>语义正确性、编译效率、以及生成代码的精简度</strong>上均得到了极大的提升，实现了 21 个回归测试的 100% 完美通过。</p>

---

# 关键技术难点与突破

<div class="grid-3">
  <div class="card">
    <h3>编译期/运行期分离</h3>
    <p>全局常量初始化走纯编译期求值，绝不生成 IR 指令。<strong>避免依赖 Runtime IRBuilder 插入点</strong>。</p>
  </div>
  <div class="card">
    <h3>数组语义三层拆分</h3>
    <p>标量 alloca、聚合数组基址、数组形参指针退化<strong>三种语义严格区分</strong>，避免 Load/GEP 类型错乱。</p>
  </div>
  <div class="card">
    <h3>浮点精度保全链路</h3>
    <p>常量折叠→IEEE 754 二进制位→<code>.word</code> 原样输出，确保<strong>全链路位精确一致</strong>。</p>
  </div>
</div>

<div class="grid-3" style="margin-top:14px;">
  <div class="card">
    <h3>SSA 一致性维护</h3>
    <p>ConstProp 后显式清理 Phi dead incoming 边；CFGSimplify 正确替换 Phi uses；Mem2Reg 沿支配树 DFS 栈式管理版本。</p>
  </div>
  <div class="card">
    <h3>后端指针安全</h3>
    <p>Vector 预分配容量避免迭代器失效；64 位指针强制 X 寄存器加载；参数 alloca 栈槽通过静态扫描提升至 8 字节。</p>
  </div>
  <div class="card">
    <h3>支配树鲁棒性</h3>
    <p>ComputeDF 对不可达节点与自环做显式阻断；迭代 IDom 兼容非连通图与临时死块，保证收敛。</p>
  </div>
</div>

---

# 测试验证结果

<div class="table-wrapper">

| 序号 | 测试用例 | 测试内容 | 结果 |
|:---:|:---|:---|:---:|
| 1 | `simple_add.sy` | 简单加法，基础 IR/汇编验证 | ✅ |
| 2 | `05_arr_defn4.sy` | 多维数组定义与初始化 | ✅ |
| 3 | `09_func_defn.sy` | 函数定义与调用 | ✅ |
| 4 | `11_add2.sy` | 多变量算术表达式 | ✅ |
| 5 | `13_sub2.sy` | 减法与混合运算 | ✅ |
| 6 | `15_graph_coloring.sy` | 递归图着色（指针/数组） | ✅ |
| 7 | `22_matrix_multiply.sy` | 矩阵乘法（多维数组+循环） | ✅ |
| 8 | `25_scope3.sy` | 嵌套作用域与变量遮蔽 | ✅ |
| 9 | `29_break.sy` | break/continue 控制流 | ✅ |
| 10 | `36_op_priority2.sy` | 运算符优先级综合测试 | ✅ |
| 11 | `95_float.sy` | 浮点 I/O / 类型转换 / 逻辑短路 | ✅ |

</div>

<p class="lead" style="text-align:center;">全部 <strong>11 项功能测试用例</strong> 与 <strong>10 项性能测试用例</strong>（共 21 项）在<strong>优化开启</strong>条件下均通过 <code>verify_asm.sh --run</code> 验证，输出与退出码 <strong>100% 匹配</strong>预期。</p>

<p class="mini" style="text-align:center;">验证链路：SysY 源码 → IR 生成 → 标量优化 → 循环优化 → 指令选择 → 寄存器分配 → 窥孔优化 → AArch64 汇编 → QEMU 模拟运行 → 输出比对</p>

---

# 人员分工

<div class="roles">
  <div class="role-card">
    <div class="role-tag">组长 / 全栈核心</div>
    <h3>程景愉</h3>
    <ul>
      <li>负责各 Lab 中端 IR 与优化 Pass 实现</li>
      <li>完成 Mem2Reg / ConstFold / CSE / DCE / LICM</li>
      <li>支配树分析、循环识别与优化框架搭建</li>
      <li>Phi 节点降低到汇编的核心方案设计</li>
      <li>作为组长统筹进度、文档与汇报材料</li>
    </ul>
  </div>
  <div class="role-card">
    <div class="role-tag">后端与系统</div>
    <h3>舒钰权</h3>
    <ul>
      <li>负责 Lab1 语法树构建与 ANTLR 文法扩展</li>
      <li>负责 Lab3 后端指令选择与 AArch64 汇编生成</li>
      <li>实现浮点位精确、大栈帧寻址回退机制</li>
      <li>重写 sylib.c 运行库（I/O / 计时 / %a 浮点）</li>
      <li>修复指针截断、参数 GEP 越界等后端缺陷</li>
    </ul>
  </div>
  <div class="role-card">
    <div class="role-tag">优化与测试</div>
    <h3>杨力嘉</h3>
    <ul>
      <li>负责 Lab5 窥孔优化（冗余 move / Load-after-Store）</li>
      <li>实现寄存器别名感知（W/X 归一化）</li>
      <li>浮点隐式写寄存器追踪与失效处理</li>
      <li>全量功能测试用例的回归验证</li>
      <li>批量测试脚本维护与 CI 流程协调</li>
    </ul>
  </div>
</div>

<p class="mini">分工遵循"<strong>组长主抓中端优化核心 + 成员按前后端专长协作推进</strong>"的模式，通过 Git 分支 + PR 评审完成协作。</p>

---

# 实验总结与展望

<div class="grid-2">
  <div class="card">
    <h3>已完成的核心能力</h3>
    <ul>
      <li>✅ 完整 SysY 前端解析（ANTLR4 + Visitor）</li>
      <li>✅ LLVM 风格 SSA IR 生成与打印</li>
      <li>✅ AArch64 后端指令选择与汇编输出</li>
      <li>✅ Mem2Reg + 五大标量优化 + LICM</li>
      <li>✅ 寄存器别名感知窥孔优化</li>
      <li>✅ 11 项功能测试全部通过</li>
    </ul>
  </div>
  <div class="card">
    <h3>可继续深入的方向</h3>
    <ul>
      <li>🔲 图着色 / 线性扫描寄存器分配</li>
      <li>🔲 循环展开、强度削弱与并行化</li>
      <li>🔲 过程间优化（Inlining / IPO）</li>
      <li>🔲 GVN / PRE 等高级中端优化</li>
      <li>🔲 更完整的 AArch64 指令调度</li>
    </ul>
  </div>
</div>

<p class="lead">本项目已构建起一个<strong>结构清晰、可扩展、语义正确</strong>的 SysY 编译器框架，为后续继续深入编译器优化与并行化研究提供了坚实的基础。</p>

---

<div class="closing">
  <div>
    <p class="eyebrow">Conclusion</p>
    <h1>谢谢聆听</h1>
    <p>从语法树到 AArch64 汇编，从 SSA 优化到循环不变式外提</p>
    <p>我们构建了一个<strong>完整、正确、可扩展</strong>的 SysY 编译器</p>
    <p class="muted">Q & A</p>
    <p class="mini">程景愉 · 舒钰权 · 杨力嘉 | 并行编译优化课程实验</p>
  </div>
</div>