Merge branch 'master' of https://github.gatech.edu/casl/Vortex
This commit is contained in:
@@ -8,7 +8,6 @@ module VX_dp_ram #(
|
||||
parameter BUFFERED = 0,
|
||||
parameter RWCHECK = 1,
|
||||
parameter ADDRW = $clog2(SIZE),
|
||||
parameter SIZEW = $clog2(SIZE+1),
|
||||
parameter FASTRAM = 0,
|
||||
parameter INITZERO = 0
|
||||
) (
|
||||
|
||||
@@ -14,6 +14,7 @@ module VX_fixed_arbiter #(
|
||||
output wire grant_valid
|
||||
);
|
||||
|
||||
`UNUSED_PARAM (LOCK_ENABLE)
|
||||
`UNUSED_VAR (clk)
|
||||
`UNUSED_VAR (reset)
|
||||
`UNUSED_VAR (enable)
|
||||
|
||||
@@ -4,8 +4,7 @@ module VX_skid_buffer #(
|
||||
parameter DATAW = 1,
|
||||
parameter PASSTHRU = 0,
|
||||
parameter NOBACKPRESSURE = 0,
|
||||
parameter BUFFERED = 0,
|
||||
parameter FASTRAM = 1
|
||||
parameter BUFFERED = 0
|
||||
) (
|
||||
input wire clk,
|
||||
input wire reset,
|
||||
|
||||
@@ -8,7 +8,6 @@ module VX_sp_ram #(
|
||||
parameter BUFFERED = 0,
|
||||
parameter RWCHECK = 1,
|
||||
parameter ADDRW = $clog2(SIZE),
|
||||
parameter SIZEW = $clog2(SIZE+1),
|
||||
parameter FASTRAM = 0,
|
||||
parameter INITZERO = 0
|
||||
) (
|
||||
|
||||
Reference in New Issue
Block a user