8 lines
93 B
Verilog
8 lines
93 B
Verilog
module VX_tex_format #(
|
|
parameter CORE_ID = 0
|
|
) (
|
|
// TODO
|
|
)
|
|
// TODO
|
|
|
|
endmodule |