rain2133
|
5f63554ca3
|
[midend]修正合并基本块链会将entry块纳入考虑范围的问题。上次commit同时修改了alloca创建的逻辑保证了alloca的声明全部在entry块中
|
2025-08-04 18:56:57 +08:00 |
|
Lixuanwang
|
17f1bed310
|
Merge branch 'backend-lag' into backend
|
2025-08-04 16:43:43 +08:00 |
|
|
|
6550c8a25b
|
[backend-LAG]添加新的LargeArrayToGlobal中端Pass，以及栈保护逻辑
|
2025-08-04 01:01:29 +08:00 |
|
rain2133
|
446a6a6fcb
|
[midend]修复phi指令接口，优化遍适配
|
2025-08-03 22:18:00 +08:00 |
|
Lixuanwang
|
66047dc6a3
|
Merge branch 'buildcfg' into midend
|
2025-08-03 16:40:48 +08:00 |
|
rain2133
|
22cf18a1d6
|
[midend-BuildCFG]修复逻辑
|
2025-08-03 16:14:31 +08:00 |
|
歪比歪比
|
a1cf60c420
|
[midend-BuildCFG]新增BuildCFG优化通道，实现控制流图的构建与分析
|
2025-08-02 22:48:21 +08:00 |
|
rain2133
|
aef10b48e8
|
[midend]删除前驱后继移除时不存在的检查，phi增加llvm风格接口，重构CFGOpt特别是空块删除的逻辑（待验证）
|
2025-08-01 18:34:43 +08:00 |
|
rain2133
|
a0b69f20fb
|
[midend]合并了SCCP和backend,修复了支配树的错误求解，修复了Mem2Reg的重命名alloca的栈管理
|
2025-08-01 15:18:33 +08:00 |
|
rain2133
|
c268191826
|
[midend-SCCP]修改BaiscBlock的析构逻辑，将CFG修改的职责交给优化遍,注释Mem2Reg的调试信息。
|
2025-08-01 01:44:33 +08:00 |
|
rain2133
|
c5af4f1c49
|
[midend-SCCP]bug修复，增加不可达指令（理论来说后端不会出现这条指令，只是为了IR完整性添加），添加相关方法，phi指令方法修复；目前能够跑完所有优化，但是User的析构函数重定义导致全局析构不能正确完成，需要修复
|
2025-07-31 22:03:35 +08:00 |
|
rain2133
|
9a53e1b917
|
[midend]适应上一次commit修改已有优化遍中相关指令删除的代码
|
2025-07-31 21:10:59 +08:00 |
|
rain2133
|
35b421b60b
|
[midend]修改原因同上一次commit
|
2025-07-31 19:38:43 +08:00 |
|
rain2133
|
de0f8422e9
|
[midend-SCCP]没有编译报错但是Segmemtation falut
|
2025-07-31 17:29:34 +08:00 |
|
rain2133
|
206a0af424
|
[midend-SCCP]暂存1
|
2025-07-30 16:33:56 +08:00 |
|
Lixuanwang
|
09ae47924e
|
[midend]重构了src目录
|
2025-07-29 21:30:30 +08:00 |
|
