docs(doc): 更新 Lab4 后端优化实验说明

This commit is contained in:
Lane0218
2026-03-10 15:45:14 +08:00
parent d2b54a9849
commit a0fdafce70
2 changed files with 45 additions and 11 deletions

View File

@@ -1,7 +1,7 @@
# SysY 编译器课程实验C++
本仓库为“并行编译课程实验”提供一个 SysY 编译器的最小可运行示例,实验按 Lab1Lab6 逐步完成:
从前端(词法/语法分析与语法树处理到中端IR 生成与优化再到后端ARM64/AArch64 汇编生成寄存器分配),最后进行循环/并行相关优化。
从前端(词法/语法分析与语法树处理到中端IR 生成与优化再到后端ARM64/AArch64 汇编生成寄存器分配与后端优化),最后进行循环/并行相关优化。
## 1. 实验介绍
@@ -12,7 +12,7 @@
| Lab1 | 语法树构建 | 基于 SysY 源程序完成语法分析与语法树构建,并按约定输出语法树 |
| Lab2 | 中间表示生成 | 将语法树翻译为 LLVM 风格的中间表示IR并输出 IR |
| Lab3 | 指令选择与汇编生成 | 将 IR 翻译为目标平台汇编代码(本项目以 ARM64/AArch64 为主) |
| Lab4 | 寄存器分配 | 为后端生成的虚拟寄存器分配物理寄存器,完成 spill/reload 等必要处理 |
| Lab4 | 寄存器分配与后端优化 | 为后端生成的虚拟寄存器分配物理寄存器,完成 spill/reload、冗余指令消除与局部后端优化 |
| Lab5 | 基本标量优化 | 实现常见的标量优化(如常量传播、死代码删除、简化 CFG 等) |
| Lab6 | 并行/循环优化 | 面向循环的优化(循环变换/并行化等),提升数值计算类程序性能 |